Hỏi sử dụng phép toán Boolean trong Verilog


(Hung Nguyen) #1

Mọi người cho mình hỏi là câu lệnh này có ý nghĩ như nào vậy?
if( (|(x & y)) == 0)
toán tử | là or bit vậy nó sau khi x and y thi nó or với gì vậy?


(*grab popcorn*) #2

phép trên gọi là reduction OR
Tính x & y xong ra z
z có n bit thì phép reduction OR sẽ lấy OR n bit của z và cho ra 1 bit kết quả


(Hung Nguyen) #3

tức là OR lần lượt các bit của z lại với nhau phải không b ?


(*grab popcorn*) #4

Đúng rồi đó bạn :relaxed:


83% thành viên diễn đàn không hỏi bài tập, còn bạn thì sao?